ロジックデバイスの微細化技術で業界をリードする台湾TSMCは、台南の新工場で今年末までに3ナノメートルのリスク生産を開始、2022年に量産に着手する計画だ。同社によると3ナノメートルは、現行最先端となる5ナノメートルに比べトランジスタ密度が最大70％増加。処理能力は15％向上、または最大30％の低消費電力を実現できる。 既に米アップルと3ナノメートルのプロセス技術を使ったチップ設計の試験を行っており22年下半期にも量産の可能性がある。また、米インテルのサーバー用プロセッサーの製造にもTSMCの3ナノメートル技術が適用される見通しだ。 TSMCは過去5世代にわたって、2年に1世代の割合で微細化を進めてきた。次の2ナノメートルでも本社に近い新竹科学園区に工場を建設、年内に試験用生産ラインを完成させ、24年の量産開始を目指す。 微細化ではTSMC、韓国サムスン電子、米インテルの半導体ビッグスリーがこれまでしのぎを削ってきたが、インテルは10ナノメートルプロセス技術の立ち上げに苦戦。次の7ナノメートル（性能的にはTSMCの5ナノメートルに匹敵）の開発も当初計画から大幅に遅れている。 一方のサムスンも最先端の5ナノメートルの歩留まりが安定せず、量産ではTSMCに後れを取る。また、3ナノメートルではGAA（ゲート・オール・アラウンド）アーキテクチャーの採用を早くから宣言し開発は進むが、量産は23年にずれ込む見通しだ。